===========================
Модель: MemHysteresis
===========================

Библиотека: Signals
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Имя на уровне решателя: TSIG18
-------------------------------------------------

Аннотация: Модель гистерезиса сигнала с заданным исходным положением на кривой
--------------------------------------------------------------------------------------------------------------------------------------------------


Обозначение: |MemHysteresis|
---------------------------------------
.. |MemHysteresis| image:: ../../_image/Signals.MemHysteresis.png
   :alt: FIXed ME




.. csv-table:: **Порты (степени свободы) компонента:**
   :header: "№","Обозначение порта", "Тип", "Наименование порта"
   :widths: 10, 25, 10, 60

   "1","Port1", "base.DOF1", "Сигнальный входной порт"
   "2","Port2", "base.DOF1", "Сигнальный выходной порт"


.. csv-table:: **Пользовательские параметры модели**
   :header: "№","Параметр", "Тип", "Описание", "Значение по умолч."
   :widths: 10, 25, 10, 60, 25

   "1","InitialState", "base.real", "Флаг исходного состояния (0 - восходящий участок, 1- нисходящий участок)", "0"
   "2","THe", "base.real", "Значение конца восходящего порога входного сигнала", "1.0"
   "3","THs", "base.real", "Значение старта восходящего порога входного сигнала", "0"
   "4","TLe", "base.real", "Значение конца нисходящего порога входного сигнала ", "-1.0"
   "5","TLs", "base.real", "Значение старта нисходящего порога входного сигнала", "0"
   "6","VH", "base.real", "Верхнее значение мертвой зоны входного сигнала", "1"
   "7","VL", "base.real", "Нижнее значение  мертвой зоны входного сигнала", "-1"