========================
Модель: Hysteresis
========================

Библиотека: StateGraph
^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^^

Имя на уровне решателя: HystM
------------------------------------------------

Аннотация: Назначение границ гистерезиса логического сигнала
------------------------------------------------------------------------------------------------------------------


Обозначение: |Hysteresis|
------------------------------------
.. |Hysteresis| image:: ../../_image/StateGraph.Hysteresis.png
   :alt: FIXed ME




.. csv-table:: **Порты (степени свободы) компонента:**
   :header: "№","Обозначение порта", "Тип", "Наименование порта"
   :widths: 10, 25, 10, 60

   "1","Port1", "base.DOF1", "Сигнальный входной порт"
   "2","Port2", "base.DOF1", "Сигнальный выходной порт"


.. csv-table:: **Пользовательские параметры модели**
   :header: "№","Параметр", "Тип", "Описание", "Значение по умолч."
   :widths: 10, 25, 10, 60, 25

   "1","OutputStartValue", "base.real", "Стартовое значение выходного сигнала", ""
   "2","uHigh", "base.real", "Верхняя граница для сравнения с входным сигналом", ""
   "3","uLow", "base.real", "Нижняя граница для сравнения с входным сигналом", ""